

Esame di Elettronica dei Sistemi Digitali

Prof. Roberto Passerone, Ing. Leonardo Gasparini

13 Febbraio 2012

Si svolga a piacere un tema di teoria nella Sezione 1 o 2. Quindi si realizzi il progetto descritto nella Sezione 3.

1 Sintesi di macchine a stati

Si discuta il processo necessario per passare da un diagramma a stati di una macchina sincrona al circuito corrispondente (sintesi della macchina a stati). In particolare si discuta:

- La struttura a blocchi del circuito (macchina di Moore e di Mealy) ed il ruolo dei segnali che li collegano
- La struttura della tabella degli stati ed il processo per costruirla a partire dal diagramma degli stati
- Si scrivano le tabelle della verità relative al diagramma in Figura 1, proponendo una possibile codifica degli stati (non è necessario cercare di evitare necessariamente le corse critiche). La macchina a stati dispone di un ingresso L, un'uscita OUT, e di 4 stati.

2 Il linguaggio VHDL

Senza farne la storia, si descriva l'uso odierno del linguaggio VHDL e come si inserisce nel flusso di progetto. Si descriva in particolare:

- La struttura generale del codice (entità, etc.)
- Lo stile di descrizione dataflow, e come avviene la valutazione degli statement concorrenti
- Lo stile di descrizione strutturale
- Lo stile di descrizione procedurale, ponendo attenzione a descrivere il ruolo della sensitivity list, e descrivendo come avviene la valutazione degli statement sequenziali




Figure 1: Esempio da sintetizzare

3 CSMA/CD

Si vuole progettare il controllore di una scheda Ethernet che realizzi il protocollo di accesso Carrier Sense Multiple Access (CSMA). In tale protocollo, i trasmettitori ed i ricevitori condividono tutti il medesimo canale (per esempio un cavo coassiale). Per evitare che trasmissioni contemporanee da diversi trasmettitori si sovrappongano, ogni trasmettitore determina la disponibilità del canale verificando la presenza di una portante (carrier sense). Se il canale è libero si procede alla trasmissione in forma seriale del dato. Se il canale è occupato, si attende un tempo casuale, detto tempo di back-off, e si ritenta la trasmissione, verificando nuovamente la disponibilità del canale. Se questo risultasse ancora occupato, si aspetta di nuovo un tempo casuale, e così via. Il trasmettitore esegue fino a 4 tentativi di questo tipo. Se il canale risultasse ancora occupato dopo 4 tentativi, il pacchetto viene buttato.

Una possibile realizzazione è mostrata in Figura 2. Il nostro compito è quello di realizzare la macchina a stati che ne controlla il funzionamento. Per semplificare supponiamo che il dato da trasmettere sia composto da soli 8 bit. Il dato viene caricato in un registro a scorrimento RD con caricamento parallelo da parte di un agente esterno, tramite i collegamenti PACCHETTO ed il comando LOAD. Contestualmente, tramite il comando SET, l'agente esterno pone al valore 1 il registro *data_ready*, che segnala la disponibilità di un dato da trasmettere. La macchina a stati può quindi verificare la disponibilità di un dato da trasmettere guardando il valore di *data_ready*.

Quando un dato è disponibile, la macchina a stati dovrà verificare la disponibilità anche del canale, guardando il valore del segnale *ch_busy*, che viene posto al valore 0 se il canale è **libero**, ed al valore 1 se il canale è **occupato**.

Se il canale è libero, la macchina a stati potrà eseguire la trasmissione attivando il segnale *shift_en*, che causa lo scorrimento del registro RD ad ogni colpo di clock. Questo attiva contemporaneamente il modulatore, che genera la portante. È quindi necessario non attivare *shift_en* quando non si sta trasmettendo un dato.

Se invece il canale è occupato, la macchina a stati dovrà porsi in uno stato di attesa per un tempo casuale, per poi riverificare la disponibilità del canale, ed eventualmente trasmettere il dato. Come da specifica, questa procedura dovrà essere eseguita un massimo di 4 volte, prima di abbandonare il dato.

Per contare i tempi, la macchina a stati dispone di due contatori. Il primo, chiamato **random_cnt**, conta automaticamente dei tempi casuali, senza bisogno di essere inizializzato, e fornisce una indicazione di terminal count *backoff_tc*, che può essere usata dalla macchina a stati per decidere quando ritentare una trasmissione.

Per contare il numero di tentativi, ed anche il numero di bit trasmessi, si utilizza il secondo contatore, chiamato **contatore**, che conta modulo 8 (cioè da 0 a 7) e che può essere inizializzato al valore 0 tramite il comando sincrono *count_init*. Il contatore conta solo quando il segnale sincrono *count_en* è posto al valore logico 1. Il contatore fornisce in uscita due segnali di terminal count. Il primo, chiamato *retry_tc3* si attiva quando il conteggio raggiunge il valore 3 (utile per contare il numero di tentativi). Il secondo, chiamato *bit_tc7* si attiva quando il conteggio raggiunge il valore 7 (utile per contare il numero di bit trasmessi).

Al termini delle operazioni, cioè quando si è inviato il pacchetto o quando si decide di buttarlo, occorre riportare a 0 il valore di *data_ready* tramite il comando *clear_data*.

Si richiede di:

- Progettare la macchina a stati finiti mostrando e commentando il diagramma degli stati. È consentito modificare il valore di fondo scala del contatore, ed i relativi terminal count, indicando chiaramente i nuovi valori.
- Completare il digramma temporale mostrato in Figura 3. Completare anche *data_ready* e *ch_busy*.
- Scrivere il codice HDL del contatore **contatore**, includendo un ingresso di **reset** asincrono per azzerare il contatore all'accensione del sistema.




Figure 2: Schema del circuito




Figure 3: Diagramma temporale